이 주제는 양쪽 다 맞는 말이 섞여 있습니다. 한쪽은 "SRAM이 너무 빨라서 대체 가능"이라 하고, 다른 쪽은 "비싸고 용량이 안 나와서 절대 불가"라고 합니다. 결론은 중간 — 전면 대체는 기우, 일부 잠식은 현실입니다.
SRAM은 DRAM/HBM의 '일부 기능'(저지연 추론, 캐시, KV 캐시 같은 반복 데이터)을 잠식할 가능성이 큽니다. 그러나 '대용량 저장소 역할'까지 가져가는 건 구조적으로 어렵습니다. SRAM은 빠른 대신 너무 크기 때문입니다. 같은 용량을 넣으려면 칩 면적이 폭발하고, 그 순간 수율·원가·캐파가 전부 터집니다.
SRAM이 DRAM을 죽이는 게 아니라, AI 칩 안에서 "DRAM/HBM에 자주 왔다 갔다 하던 일부 데이터를 칩 안으로 끌어오는" 방향으로 진화하는 것. 업황을 한 방에 무너뜨리진 않지만, "HBM을 무한히 더 붙이면 된다"는 단순 성장 서사에는 분명한 균열을 낸다.
이유는 단순합니다. DRAM/HBM 가격이 너무 올라왔기 때문
최근 가격 상승은 단순 사이클 반등이 아닙니다. AI 서버·고용량 RDIMM 수요가 몰리면서, 공급사들이 서버용 고마진 제품에 캐파를 우선 배분하고 있습니다.
계약가격 (QoQ)
전망 (QoQ)
글로벌 DRAM 점유율
SRC · TrendForce(26Q1/Q2 계약가 전망), Reuters 인용 Morgan Stanley 분석
이렇게 외부 메모리가 비싸지면 칩 설계자는 자연스럽게 생각합니다 — "차라리 비싼 외부 메모리 덜 쓰고, 칩 안에 SRAM을 더 넣으면 안 되나?"
단, 이 "5배"는 정밀한 회계 숫자가 아니라 설계 의사결정의 임계값에 가까운 표현으로 봐야 합니다. DRAM/HBM 가격엔 패키징·스택·마진이 들어가고, 온칩 SRAM 비용은 웨이퍼 면적·수율·공정 노드로 계산되니 단순 "GB당 가격" 1:1 비교는 위험합니다. 그래도 메시지는 분명합니다 — 메모리가 너무 비싸지면 고객은 메모리를 덜 쓰는 구조를 고민한다.
왜 SRAM은 면적을 더 많이 먹나 — 셀 1개에 트랜지스터 6개
이 주제는 셀 구조 하나로 거의 설명됩니다. 1비트를 저장하는 데 필요한 부품 수가 다릅니다.
스태틱 RAM
refresh 불필요 · 초고속 · 대신 부피가 큼. 첨단 로직 공정의 비싼 땅을 잡아먹습니다.
다이내믹 RAM
주기적 refresh 필요 · 느림 · 대신 셀이 작아 같은 면적에 훨씬 많이 담깁니다.
SRAM이 아무리 좋아도 물리적으로 DRAM보다 면적을 훨씬 많이 먹을 수밖에 없는 구조다. DRAM 가격이 급등한다고 이 셀 구조의 차이가 사라지진 않는다. 게다가 SRAM 스케일링은 22nm 이후 정체 — N5→N3 전환 때 비트셀 축소폭이 매우 제한적이었고, 누설전류·기생 커패시턴스·인터커넥트 저항 문제가 커지고 있다.
SRC · Nature Communications (6T 셀 구조 / 스케일링 정체), TSMC N3 SRAM 밀도 관련 업계 분석
AI 추론은 계산보다 메모리가 병목인 경우가 많다
AI 칩에서 제일 비싼 건 꼭 연산이 아닙니다. LLM 추론에서는 "계산을 얼마나 빨리 하냐"보다 가중치·KV 캐시·activation을 얼마나 빨리 가져오느냐가 병목이 됩니다.
여기서 SRAM이 빛납니다. DRAM처럼 주기적 refresh가 필요 없고, 칩 안에서 캐시·버퍼 역할에 적합합니다. 그래서 실제로 극단적 사례들이 등장했습니다.
▸ Groq · LPU
- 수백 MB급 온칩 SRAM을 단순 캐시가 아니라 주요 weight 저장소처럼 활용
- 지연시간을 줄이고 연산 유닛에 데이터를 끊김 없이 공급
▸ Cerebras · WSE
- 웨이퍼 스케일 엔진 — 수만 ㎟급 칩에 대규모 온칩 SRAM 탑재
- 초고대역폭 인터커넥트로 데이터를 칩 안에 묶어둠
이 사례들이 말하는 건 하나입니다 — AI 추론에서 "메모리를 멀리 두는 구조"는 점점 비싸지고 느려지고 있다. 데이터를 칩 가까이, 가능하면 칩 안으로 끌어오는 방향 자체는 분명히 맞습니다.
SRC · NVIDIA(LLM decode 단계 메모리 이동 설명), Groq/Cerebras 공식 스펙
SRAM으로 HBM을 전부 바꾸면 다이가 몇 개 필요할까
여기서 시장이 자주 오해합니다. SRAM은 빠르지만 용량이 너무 안 나옵니다. TSMC 2nm 계열 SRAM 밀도 38.1 Mbit/㎟ ≈ 4.76 MB/㎟를 기준으로, 각 AI 칩의 HBM을 전부 온칩 SRAM으로 바꿔보면 —
🧮 HBM → SRAM 면적 환산기
웨이퍼 스케일에 가까운 발상
참고로 H100은 80GB HBM에 더해 L2 캐시가 고작 50MB입니다. 그 80GB를 SRAM으로 바꾸려면 약 16,800㎟ — 대형 GPU 다이 20개 분량입니다. 288GB짜리 Blackwell Ultra는 약 60,000㎟로 사실상 웨이퍼 한 장입니다.
이 계산은 순수 SRAM 셀 면적에 가까운 낙관적 하한이다. 실제론 주변 회로·라우팅·전력망·ECC·연산 유닛·인터커넥트가 다 들어가야 해서 면적은 더 커지고, 다이가 커질수록 수율은 급격히 나빠진다. 즉 SRAM은 "빠른데 작다"가 아니라 — 너무 좋아서 많이 넣고 싶은데, 많이 넣는 순간 칩이 감당이 안 된다.
SRC · TSMC 2nm SRAM 밀도 38.1Mbit/㎟, NVIDIA H100/H200/Blackwell/Blackwell Ultra HBM 스펙
핵심은 '전체 DRAM'이 아니라 특정 AI 추론 메모리 수요
▸ SRAM이 유리한 영역
- 저지연 추론 — 질문하면 바로 답하는 batch-1 real-time. HBM 왕복 비용을 줄일 수 있음
- 작은·중간 모델 — 중요 weight가 온칩 SRAM에 들어가면 효과 큼
- 반복 접근 데이터 — KV 캐시, attention, 자주 쓰는 weight block
- 특수 추론 ASIC — 범용 GPU와 달리 특정 워크로드에 맞춰 공격적 SRAM 설계 가능
▸ DRAM/HBM이 계속 필수인 영역
- 대형 모델 학습 — 파라미터·gradient·optimizer state·activation. 용량이 압도적으로 필요
- 대형 LLM 서빙 — 긴 컨텍스트, 동시 사용자, 커지는 MoE
- 범용 AI 가속기 — 다양한 모델·프레임워크 지원엔 유연한 대용량 메모리가 필요
TrendForce도 같은 결론입니다. SRAM은 낮은 지연시간에선 강점이 있지만, 비용·용량 제약 때문에 HBM을 대체하기보다 보완하는 역할에 머물 가능성이 높다.
DRAM 총수요 붕괴가 아니라 "HBM 성장률의 상단 제한"
한국 투자자 입장에선 이렇게 봐야 합니다. SK하이닉스·삼성·마이크론의 단기 실적을 SRAM이 바로 박살낼 가능성은 낮습니다. 오히려 지금은 공급 부족·가격 강세·AI 서버 메모리 탑재량 증가 구간입니다.
증가율 (YoY)
증가율 (YoY)
25년말→27년말
SRC · TrendForce · 칩당 HBM 탑재량도 216/288GB(26) → Rubin Ultra 384GB(27)로 상승
그래서 "SRAM 때문에 HBM 끝났다"는 식의 숏 논리는 너무 빠릅니다. 다만 장기 리스크는 분명히 있습니다. 가격이 너무 높게 오래 유지되면 고객은 반드시 회피 행동을 합니다. 고객은 메모리 업체를 위해 돈을 써주는 존재가 아니라, 토큰당 원가를 낮추려고 설계를 바꾸는 존재입니다.
가격을 너무 올리면 당장은 돈을 번다. 그러나 그 가격이 고객의 아키텍처 변경을 자극하면, 3~4년 뒤 성장률이 꺾일 수 있다. 회피 행동의 메뉴는 이미 다 나와 있다 — SRAM-heavy ASIC · 더 큰 온칩 캐시 · KV 캐시 최적화 · GQA/MQA · quantization/sparsity · CXL·near-memory·3D 스태킹. 단기 수급보다 무서운 건 설계 방향이 바뀌는 것.
시간축을 나눠서 보면 그림이 깔끔해진다
감으로 보지 말고, 이 숫자들을 추적할 것
고가격 지속 기간
1~2분기 급등은 사이클. 4~6분기 이상 비정상적 고가격이 유지되면 고객의 설계 변경 유인이 커진다.
AI ASIC 로드맵의 HBM 탑재량
지금은 80→141→192→288GB로 계속 증가 중. 이 흐름이 꺾이는 순간부터 진짜 이야기가 달라진다.
추론 전용 칩의 SRAM 용량
Groq·Cerebras류 SRAM-heavy 구조가 hyperscaler 내부 ASIC으로 확산되는지.
DDR5/RDIMM이 HBM보다 남는 이상현상
26Q1 일부 DDR5 64GB RDIMM의 웨이퍼당 수익성이 HBM을 넘어서는 현상이 길어지는지.
파운드리 첨단 로직 캐파
TSMC·삼성·인텔의 첨단 로직 캐파가 SRAM-heavy ASIC을 받아줄 만큼 늘어나는지. 현재도 AI 수요·첨단 패키징·웨이퍼가 빡빡해 대용량 SRAM의 대중화는 시기상조.